CEATECニュース

【CEATEC 2026】株式会社FSMCが目指す「低コスト・短納期・EOLレスでカスタムICを誰もが使える世界」

FSMCは、2023年設立の半導体開発・製造スタートアップ。少量多品種のカスタムICを誰もが使える世界をめざし、「LDIC」という設計・製造アーキテクチャを開発している。
対象は、少量でも高性能・長期供給が求められる分野としている。

■カスタムICのコストを100分の1に、開発期間を1週間に

2023年に設立された半導体開発・製造のスタートアップ「FSMC」が掲げるスローガンはシンプル。「カスタムICを誰もが使える世界」
公式サイトには「コストを100分の1に、開発期間を最短1週間に」とある。本当にそんなことが可能なのか。セールスマネージャーの小川さんに話を伺った。

■「LDIC（Line-Determined IC）」アーキテクチャで低コスト・短納期・EOLレスを実現

「カスタムICは、お客さんのほうで作ると、莫大な開発費がかかるんです。使う半導体プロセスにもよるんですけど、数千万から数億、下手すると数百億。「そんなの作れないよ、うち」ってね。昨今、センサーをIoT化して小型化したいと。センサーが小型化しても、その信号を処理する回路が小型にならない。1個1個の部品で小型化？じゃあ、IC化したいよね。でも実際、自分たちの作りたい数量は少ない。もう、IC化したくてもできないよね。まあ、特にスタートアップさんとか手が出せないんだよ」。小川さんはICをめぐる現状を滔々と語る。
「頑張ってお客さんが回路を組んでも、大体これ、廃止になるんですよ。EOL（販売終了）。EOLになるたびに、お客さんは何をするかっていったら、また基板設計から、回路の承認。大体、1回あたり数百万から数千万かかる。それが毎年」。小川さんはさらに続ける。「だから、うちはコストを100分の1に、開発期間を最短1週間にするんです。そしてEOLレスを謳っています。」
夢物語のようにも聞こえる、FSMCのカスタムICはなぜ可能なのか？

■下地回路の標準化と配線工程の直接描画で実現

従来の半導体の設計・製造方式では、1種類のチップに対して個別に設計し、専用のフォトマスクを作成し、その品種専用のウエハとして処理されて、1度に大量のチップが製造されているが、LDIC方式では、複数種類のチップで共通して使用できる下地回路を設計・製造し、製造工程の途中の配線前工程でストックしておき、配線工程を品種ごとに変更することで、1枚のウエハから複数種類のチップを少量ずつ製造することができるようになっている。
また、配線層の形成プロセスでは、現在は配線用のマスクを必要としているが、将来の活用に向けて、配線用のマスクを使用しない直接描画装置を活用した独自のプロセスを開発し、同じウエハ内でも容易にチップごとの配線パターンを変更する技術とユーザーが使用できる、自動配線用のツールも開発中とのこと。

■小川さんが感じる確かな手応え

「ブースを訪れる方が『えっ？』『本当に？』って反応をされるんです。『もし、これができたら欲しいよね』って。ぜひ期間内に来てお話しするだけでもいいんです。本当に。『あ、それうちで解決できますよ』っていうことがいくらでも出てきますから」。小川さんの喋り口には確かな手応えがあった。
「なかなか今までカスタムICを作るのに、躊躇してたんです。当然、そこにはいろんな制約がある。その制約の壁がぐっ！と低くなってるんです。」

常に現場目線の熱い想いを滲ませる小川さん。ぜひ実際にブースに足を運んでみてほしい。
「ちょっと一度お話を聞きに来ていただくだけでも、何か今後の、御社のためになるのかなっていうようなことを考えています。はい。」